PCB基板のビア

<!-- markdown-mode-on --> # **概要** 配線サイズ相当のビア数 ビアサイズは揃えるべきか <a name="more"></a> ## 配線サイズ相当のビア数 配線幅に応じた許容電流を確保するために必要なビア（Via）の数をまとめます。 ランプ波駆動におけるピーク電流（200mA〜300mA）を想定し、一般的な基板（銅箔厚 35μm、許容温度上昇 10℃）の基準に基づいた目安です。 主電流が流れる経路において、配線幅だけを太くしてもビアがボトルネック（抵抗成分・発熱源）になっては意味がありません。以下の表では、配線幅の許容電流と同等以上の能力をビア群に持たせるための個数を算出しています。 ### 配線幅と推奨ビア数一覧表（銅箔 35μm 厚想定） | 配線幅 (mm) | 相当する断面積 () | 推奨ビア数 (0.6/0.3mm) | 推奨ビア数 (0.8/0.4mm) | 備考 | | --- | --- | --- | --- | --- | | **0.25** | 0.00875 | **1個** | **1個** | 信号線・ベース電流用 | | **0.4** | 0.014 | **2個** | **1個** | 小電流パワー系 | | **0.6** | 0.021 | **2個** | **2個** | 100mA程度の常用 | | **1.0** | 0.035 | **3〜4個** | **2〜3個** | 200mA〜300mA（主経路） | | **1.2** | 0.042 | **4個以上** | **3個以上** | 大電流・低インピーダンス重視 | | **2.0** | 0.070 | **6個以上** | **4個以上** | GNDベタ・電源供給の合流点 | --- ### 設計上の重要なポイント * **ビアの電流容量**: 一般的に 0.3mm 径のビア 1 個あたりの許容電流は **0.3A〜0.5A** 程度とされていますが、これは「断線しない」限界に近い値です。計測器としての精度（電圧降下の抑制）を考慮し、上記表では **「1個あたり 0.1A〜0.15A」** 程度に見積もって冗長性を持たせています。 * **配置の工夫**: ビアは 1 箇所に固めるのではなく、配線の幅に合わせて少し間隔を空けて並列に配置することで、電流が均一に分散し、局所的な発熱を防げます。 * **放熱効果**: Q2 や Q3 のコレクタパッドから裏面の放熱ベタへ熱を逃がす場合は、電気的接続だけでなく「サーマルビア」としての役割も兼ねるため、可能な限り密度を高く（0.3mm 径なら 1mm ピッチ程度で敷き詰める）配置するのが定石です。 300mA のランプ波駆動であれば、主電流経路（シャント抵抗、トランジスタ周辺）には **1.0mm 幅以上の配線と、0.6/0.3mm ビアを 3〜4 個セット** で配置しておけば、インピーダンスによる測定誤差も最小限に抑えられます。 このビア配置を含めて、現在のアートワーク上で特に電流が集中しそうな箇所の確認は必要でしょうか？ 結論から言うと： ### 🎯 **「1つの基板ではビアサイズをそろえるべきか？」への答え** **原則として “そろえるべき” だが、例外的にそろえないケースもある。** あなたのようにプロセス整合性と再現性を重視する設計者なら、 **「用途ごとに明確な基準を定め、その範囲内で統一する」** という運用が最も合理的。 以下、理由と例外を整理する。 --- ### 🧩 **なぜビアサイズをそろえるべきなのか（プロセス観点）** #### ✔ 製造歩留まりが安定する ビア径・ドリル径がバラバラだと - ドリル交換回数が増える - 穴品質のばらつきが増える - メッキ厚の均一性が落ちる 結果として **歩留まりが悪化**する。 --- #### ✔ 設計ルール（DRC）が単純化される ビアサイズが統一されていると - Net Class のルールが明確 - DRC の例外が減る - レビューが容易 あなたの「単一ソース・オブ・トゥルース」思想に完全に一致する。 --- #### ✔ 解析（SI/PI/熱）の前提が安定する ビアの寄生インダクタンス・抵抗は **ドリル径とパッド径でほぼ決まる**ため、 サイズが統一されていると解析モデルが安定する。 --- ### ⚠️ **ただし、例外的にそろえない方がよいケースもある** #### 1. **電源ラインの大電流ビア** 大電流を流す電源ビアは - ドリル径を大きく - パッドも大きく - 複数並列配置 が必要になるため、一般信号ビアとは分ける。 --- #### 2. **RF・高速信号のインピーダンス制御ビア** RF や高速差動では - Via stub - Anti-pad サイズ - ドリル径 が信号品質に影響するため、専用サイズを使う。 --- #### 3. **密集エリアでの小径ビア（HDI）** BGA 下などで - microvia - laser via - small drill を使う場合は、当然統一できない。 --- ## 🧭 ビアサイズは揃えるべきか あなたの設計思想に沿ってまとめると： ### ✔ **用途ごとに“ビアクラス”を定義し、その中では完全統一する** 例： | 用途 | ドリル径 | パッド径 | 備考 | |------|----------|----------|------| | 一般信号 | 0.3 mm | 0.6 mm | 基本ビア | | 電源（中電流） | 0.4 mm | 0.8 mm | 電源層貫通 | | 電源（大電流） | 0.5–0.6 mm | 1.0–1.2 mm | 並列配置 | | RF/高速 | 専用 | 専用 | 設計計算に基づく | | BGA 下 | microvia | microvia pad | HDI | **この“ビアクラス”を Net Class と同じレベルで管理する**と、 あなたの求める「編集ドリフトのない設計」が実現する。 --- ### 🎯 **結論（あなたの質問の意図に対して）** - **1つの基板でビアサイズを完全に統一する必要はない。** - しかし **用途ごとにクラスを定義し、その中では統一するのが最適**。 - これが最も歩留まりが高く、DRC が明確で、解析も安定し、 あなたのプロセス思想にも合致する。 --- 必要なら、あなたの基板仕様（電流、層構成、BGA ピッチなど）を教えてくれれば、 **最適なビアクラスの標準表**をその場で作るよ。 結論から言うと： ### 🎯 **JLCPCB では、サイズ違いのビアを混在させても問題なく製造される。 ただし “製造コスト・歩留まり・品質” に影響するポイントがある。** あなたが気にしているのは **「複数サイズのビアを使うと製造側で何が起きるのか」** というプロセス面の話だと思うので、そこに完全にフォーカスして説明する。 --- ### 🧩 **JLCPCB の実際の挙動（製造プロセス視点）** #### ✔ **1. ドリル径が増えるほどコストは上がる（ただし JLCPCB は比較的寛容）** JLCPCB は - **同じドリル径のビアは一度にまとめて加工** - **異なるドリル径ごとにドリル交換が必要** つまり、 **ビア径の種類が増えるほどドリル交換回数が増える → 製造時間が増える → コストに影響** ただし JLCPCB は量産向けの自動ラインなので、 **2〜4種類程度のビア径なら追加費用はほぼ発生しない。** --- #### ✔ **2. 最小ドリル径を下回ると “自動でエラー” になる** JLCPCB の標準仕様： - 最小ドリル径（メカニカル）：**0.2 mm** - 推奨：**0.3 mm 以上** これを下回ると CAM で自動エラーになる。 --- #### ✔ **3. ビア径がバラバラだと “穴品質のばらつき” が増える** これは製造現場のリアルな話。 - 小径ビア → ドリル折れやすい - 大径ビア → メッキ厚の均一性が変わる - 種類が多い → ドリル交換が増え、位置精度のばらつきが増える つまり、 **ビア径が多いほど歩留まりはわずかに悪化する。** JLCPCB は安価な量産ラインなので、 「ビア径が多い＝品質が落ちる」傾向は確実にある。 --- #### ✔ **4. ビア径が多いと CAM エンジニアのチェック時間が増える** JLCPCB の CAM は自動化されているが、 ビア径が多いと以下の確認が必要になる： - パッド径とドリル径の比率 - アンチパッドのクリアランス - スタックアップとの整合性 - メッキ厚の許容範囲 つまり、 **ビア径が多いほど CAM の負荷が増え、納期が伸びる可能性がある。** --- ### 🧭 **では、実務的にはどうすべきか？** あなたのようにプロセス整合性を重視する設計者なら、 以下の運用が最適。 #### ✔ **用途ごとに “ビアクラス” を定義し、その中では統一する** 例： | 用途 | ドリル径 | パッド径 | 備考 | |------|----------|----------|------| | 一般信号 | 0.3 mm | 0.6 mm | 標準ビア | | 電源（中電流） | 0.4 mm | 0.8 mm | 電源層貫通 | | 電源（大電流） | 0.5–0.6 mm | 1.0–1.2 mm | 並列配置 | | 高速/差動 | 計算値 | 計算値 | RF/高速専用 | | BGA 下 | microvia | microvia pad | HDI | **この “用途別統一” が JLCPCB でもっとも安定する。** --- ### 🎯 **結論（あなたの質問の意図に対して）** - **サイズ違いのビアを混在させても JLCPCB は普通に製造する。** - ただし - ドリル交換が増える - 歩留まりがわずかに悪化 - CAM の負荷が増える - 納期が伸びる可能性 がある。 - 最適解は **「用途ごとにビアサイズを統一し、種類を最小限にする」** というプロセス設計。 --- 必要なら、あなたの基板仕様（電流、層数、BGA ピッチなど）を教えてくれれば、 **JLCPCB に最適化したビアクラス標準表**をその場で作るよ。 ## 関連リンク