高速オペアンプとプッシュプル段で構成する広帯域電流源 ― AN-968 図4を読み解く

<!-- markdown-mode-on --> Analog Devices のアプリケーションノート **AN-968** に示されている図4は、 「広帯域かつ高精度な電流源を実現するための典型例」として知られています。 一見すると単純なオペアンプ回路ですが、よく観察すると **入力段の微小ヒステリシスや、外付けトランジスタの補償手法** など、発振や不安定動作を避けるための工夫が随所に見られます。 本記事では、この回路を段階的に分解し、その設計思想を読み解きます。<span><a name="more"></a></span> --- <div class="separator" style="clear: both;"><a href="https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEgKFouf9ShjCdzPFKlZbUo66b4osUcyH2K30LWJOGf4f9r_oSeNOSEs-yIHdZTXS_kVwD872UYkaIkf-k06085tzGCXK2BfYTpqjQ_iuzNFv7nVhN-HB2eSKjKK8n4ulHJTzhvsE2GeVhCYQhxU6d2HCvl6jfxyno9ZJK12RK2uuDrjGPJGoiLXY3jC_e6t/s1600/%E3%82%B9%E3%82%AF%E3%83%AA%E3%83%BC%E3%83%B3%E3%82%B7%E3%83%A7%E3%83%83%E3%83%88%202025-09-10%20142115.png" style="display: block; padding: 1em 0; text-align: center; "><img alt="" border="0" data-original-height="1032" data-original-width="960" src="https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEgKFouf9ShjCdzPFKlZbUo66b4osUcyH2K30LWJOGf4f9r_oSeNOSEs-yIHdZTXS_kVwD872UYkaIkf-k06085tzGCXK2BfYTpqjQ_iuzNFv7nVhN-HB2eSKjKK8n4ulHJTzhvsE2GeVhCYQhxU6d2HCvl6jfxyno9ZJK12RK2uuDrjGPJGoiLXY3jC_e6t/s1600/%E3%82%B9%E3%82%AF%E3%83%AA%E3%83%BC%E3%83%B3%E3%82%B7%E3%83%A7%E3%83%83%E3%83%88%202025-09-10%20142115.png"/></a></div> ## 回路全体の構成 この回路は「オペアンプ＋上下トランジスタ（NPN/PNP）を使った両電源（±12V）駆動の電圧制御電流源」です。AD8065 が負帰還ループを構成して、シャント（Rs）に流れる電流を入力（V3）で設定・制御する構成です。回路の参照元はAN-968（Analog Devicesのアプリノート）です。 **期待動作**：オペアンプがシャント Rs（1Ω）に流れる電圧を入力波形（V3）に一致させるように出力を調整する → 従って流れる電流はほぼ $I \fallingdotseq \dfrac{V_{in}}{Rs}$ になります。 **数値例（図示パラメータ）**： Vr = 50 mV（振幅） → 期待ピーク電流 $\fallingdotseq 0.05 V / 1 Ω = 0.05 A（50 mA）$ シャントの損失（平均）：$P = I^2\times Rs = 0.05^2 \times 1 = 0.0025 W$（小さい） RLOAD = 0.1Ω は負荷の抵抗（TP2—TP3 間） → 50 mA が流れると負荷にかかる電圧は $0.1\times0.05 = 5 mV$（小さい） **回路図は以下のブロックに分けられます**： 1. **入力段：オペアンプ（AD8065）** 広帯域・高速応答の電圧帰還型オペアンプ。 外部からの信号を受け取り、電流に変換する制御の頭脳。 2. **帰還と微小ヒステリシス（R1, R3, C1）** オペアンプの反転入力に帰還を戻すが、わずかな正帰還成分を加えている。 計算するとヒステリシス幅は **わずか 0.02%**。 これはスイッチング用途のシュミット動作ではなく、ゼロクロスでの不安定動作を防ぐための工夫。 3. **発振抑止抵抗（R2）** オペアンプの出力と外付けトランジスタのベースの間に直列で挿入。 高速アンプがトランジスタのベース容量を直接叩かないようにし、発振を防ぐ。 4. **外付けAB級プッシュプルバッファ（Q1, Q2, R8, R9）** * Q1: NPN トランジスタ（ソース側駆動） * Q2: PNP トランジスタ（シンク側駆動） * R8, R9: ベースバイアス抵抗。クロスオーバー歪を軽減し、安定した動作点を確保。 この部分で大電流を供給可能にし、オペアンプの負担を軽減する。 5. **負荷と帰還電流検出（RLOAD, Rs, TP2, TP3）** 出力電流はシャント抵抗 Rs を通じて検出され、オペアンプの帰還ループに戻される。 これにより「電流源」としての精度が保証される。 --- ## 設計のポイント ### 1. 微小ヒステリシスの意味 この回路で最も特徴的なのは、$\dfrac{R1}{R1+R2}=\dfrac{2k}{2k+10M}=0.02\\%$**と、ほぼゼロに近いヒステリシス** をあえて導入している点です。 * ゼロクロス近傍でオペアンプの入力差電圧が曖昧になると、広帯域アンプは容易に発振。 * ごく小さな正帰還を加えることで、入力差電圧に常にわずかな傾きを持たせ、ループの動作方向を明確にする。 👉 「わずかなバイアスで安定化する」という発想は、リニア回路とスイッチング回路の中間にあるユニークな設計手法です。 --- ### 2. 発振を避ける複数の防波堤 * **R2**：オペアンプとトランジスタを電気的に切り離し、高域の発振を抑える。 * **C1**：帰還ループに容量を加え、位相余裕を確保する。 * **R8, R9**：バイアス安定化によりクロスオーバー歪を低減し、動作点のばらつきを抑制。 これらは「どれか一つで完全に安定化」するのではなく、**複数の小さな対策を積み重ねて安定性を確保**する構成になっています。 --- ### 3. 実現される特性 * 広帯域（数百kHz～MHz級）で安定して動作する電流源。 * 負荷変動に対しても出力電流がほぼ一定。 * オペアンプ単体では駆動できない電流域をカバー可能。 つまり **「理想的な電流源に近い特性を、現実の部品で実現するための折衷設計」** こそ、この回路の思想です。 --- ## 設計思想のまとめ AN-968 図4の回路は、以下のような考え方に基づいています： 1. 高速オペアンプで精密な制御を行い、外付けトランジスタで大電流を引き受ける。 2. ただし、そのままでは発振しやすいため、 * 微小ヒステリシスでゼロクロス安定化：「0.02%しかないヒステリシス」は、**信号整形ではなく、ループ安定化のための工夫** であることが理解のポイントです。 * 発振抑止抵抗でベース容量を隔離 * 補償コンデンサで帯域を調整 * バイアス抵抗でクロスオーバーを安定化 といった複数の工夫を組み合わせて安定化。 3. その結果、**広帯域かつ大電流を扱える安定した電流源** を実現している。 --- ## 100mAのパラメータ設計 上記の回路図は入力電圧 **100mVp-p / 出力電流 100 mA**のシミュレーションを左側のグラフで示しています。 * オペアンプの出力電流（IR2))とダイオードD1,D2 を流れる電流は1mAに持たないので問題ありません。 * 一方、トランジスタは電源から100mAの電流を引き込むので、約1.1Wの発熱があります。これに耐えうるトランジスタの選定が必要です。回路図では、最大電力損失が1.2Wの2SC2655 / 2SA1020 を使いました。 --- ## 500ｍＡ出力への拡張 500ｍA出力を考えるとき、単純に入力電圧が5倍にして検討します。 ### オペアンプ出力 100ｍAのとき約1ｍAの出力なので、これを5倍にしたとしても5ｍAであり、AD8605の出力±30ｍAでは問題ありません。 同じく、発信抑制の抵抗R2の発熱も問題ありません。 ### NPN/PNPトランジスタ周りの設計 トランジスタは5W以上のものとなりますが、これを定格で言えば20Wクラスです。適当なものが思いつかないので、150Wの2SC5200 / 2SA1943 とします。 #### 必要ベース電流とhfe まず設計の中心となる関係式： * 必要なコレクタ（出力）電流 $I_C$ を決める（今回は $I_C = 0.5\ \mathrm{A}$）。 * トランジスタの増幅率（hFE、β）を仮定する（[データシート参照](extension://bfdogplmndidlpjfhoijckpakkdjkkil/pdf/viewer.html?file=https%3A%2F%2Ftoshiba.semicon-storage.com%2Finfo%2F2SC5200_datasheet_ja_20160107.pdf%3Fdid%3D20666%26prodName%3D2SC5200)）。ここでは代表値を **β = 100** と仮定する（実機では低Vceや高温で低下する可能性あり）。 * 必要なベース電流は $I_B = I_C / \beta$。 **数値計算**： * $I_B = 0.5\ \mathrm{A} / 100 = 0.005\ \mathrm{A} = 5\ \mathrm{mA}$. → ベースに少なくとも約 **5 mA** の駆動余裕が必要（安全係数で 2× を取るなら 10 mA 程度欲しい）。 --- --- #### R8 / R9 の設計 * R8（+レール→NPNベース）/ R9（−レール→PNPベース）は **ベースプリバイアス**。 * 小さくするとベースに定常電流が流れ、トランジスタは立ち上がりやすくなり大電流を出せる。 * 大きくすると静止電流が小さくなり熱安定性が高まるが、高出力時のベース駆動が不足する。 **簡易モデル**：ベース電圧を約 $V_{B} \approx 0.7\ \mathrm{V}$ と仮定、VCC＝+12 V とする（実際はエミッタ/出力電圧に依存するので過大評価／過小評価の範囲はあるが設計指針として有効）。 ベースへ流れる電流（R8 を通る）はおよそ $$ I_{R8} \approx \frac{V_{CC}-V_{B}}{R8} = \frac{12 - 0.7}{R8} = \frac{11.3}{R8} $$ * R8 = 12 kΩ の場合： $$ I_{R8} = \frac{11.3}{12000} = 0.000941666\ldots\ \mathrm{A} \approx 0.942\ \mathrm{mA} $$ → 目標のベース電流（5～10mA）に対して大幅に不足。 * 5～10mAを流せる抵抗の算出： $$ R8 = \frac{11.3}{I_{R8}} = \frac{11.3\ V}{5\ mA} < 2.26 \ k\Omega $$ → このときの供給可能なコレクタ電流 $\approx 5\ \mathrm{mA}\times 100 \approx 500\ \mathrm{mA}$。 --- ### 500mAシミュレーション シミュレーション上は図の構成で500ｍAが得られますが、仕様の限界に近い使い方になります。 * オペアンプの出力 24ｍA * R4,R6の定格は10W以上必要 <div class="separator" style="clear: both;"><a href="https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEjF9I6KhDahr5FByesSsot1Kr0fsdeQ8dSuFRN4AqKJ9lN3mx_UAdYUlmyjqYFzpeWLXKY3iN3RG2dT1Tpp8G3bDLC5BDIoNswo1n3VFqnW_8oq05TMRQcY40gr7oA9ZUV_8ajKtUUiBpsWJzm5i_XSfYmpWdHcZq0Gua3FRBydFyV3fLi1r5WNLK6HvG-b/s1600/%E3%82%B9%E3%82%AF%E3%83%AA%E3%83%BC%E3%83%B3%E3%82%B7%E3%83%A7%E3%83%83%E3%83%88%202025-09-10%20154621.png" style="display: block; padding: 1em 0; text-align: center; "><img alt="" border="0" data-original-height="1032" data-original-width="960" src="https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEjF9I6KhDahr5FByesSsot1Kr0fsdeQ8dSuFRN4AqKJ9lN3mx_UAdYUlmyjqYFzpeWLXKY3iN3RG2dT1Tpp8G3bDLC5BDIoNswo1n3VFqnW_8oq05TMRQcY40gr7oA9ZUV_8ajKtUUiBpsWJzm5i_XSfYmpWdHcZq0Gua3FRBydFyV3fLi1r5WNLK6HvG-b/s1600/%E3%82%B9%E3%82%AF%E3%83%AA%E3%83%BC%E3%83%B3%E3%82%B7%E3%83%A7%E3%83%83%E3%83%88%202025-09-10%20154621.png"/></a></div> ## 関連リンク